반도체 초소형화의 핵심 병목으로 꼽히던 '배선' 문제를 해결할 원자 수준 두께의 신소재가 개발됐다.
싱가포르 국립대학교(NUS)와 글로벌 반도체 장비 기업 어플라이드 머티어리얼즈 공동 연구팀은 0.7나노미터(nm) 두께의 초박막 코팅 소재를 개발했다고 17일(현지시간) 밝혔다. 이 연구 결과는 국제 학술지 '네이처 일렉트로닉스'에 실렸다.
반도체 칩 내부의 구리 배선은 두 가지 보호막이 필요하다. 구리 원자가 주변으로 퍼져 합선을 일으키는 것을 막는 '장벽'과 구리가 잘 달라붙도록 돕는 '라이너'다.
현재 쓰이는 탄탈럼 기반 소재는 두께가 최소 4나노미터에 달한다. 이 때문에 배선이 가늘어질수록 보호막이 차지하는 비중이 커져 저항을 높이고 칩 성능을 저하시키는 원인이 됐다.
연구팀이 개발한 이황화텅스텐(WS₂) 필름은 0.7나노미터 두께로 기존 소재의 10분의 1 수준에 불과하면서도 장벽과 라이너 기능을 모두 수행한다.
이 신소재를 적용하면 20나노미터 폭의 배선에서 코팅이 차지하는 비중이 기존 40%에서 7%로 크게 줄어든다. 구리가 전류를 전달할 공간이 더 확보돼 칩의 속도와 효율을 높일 수 있는 것이다.
실제로 이 코팅은 저항을 100만분의 1로 줄였고, 배선 수명은 10배 이상 연장시키는 것으로 나타났다.
특히 이 신소재는 기존 반도체 생산 라인과 호환되는 공정으로 개발돼 상용화 가능성이 높다. 350도의 비교적 낮은 온도에서 대형 웨이퍼 전체에 균일하게 증착할 수 있어 즉시 현장에 적용할 수 있다는 게 연구팀의 설명이다.
연구를 공동 주도한 실비아 그라데착 교수는 "단일 원자층이 현재의 두 개 층 역할을 해내는 것은 인터커넥트 설계에 근본적으로 다른 접근 방식을 열어준다"고 평가했다.