인공지능(AI) 반도체 수요 급증에 따라 TSMC가 차세대 패키징 기술인 유리 코어 기판 개발을 가속하고 있다.
17일 시장조사업체 트렌드포스에 따르면, TSMC는 현재 '칩 온 패널 온 서브스트레이트(CoPoS)' 패키징 아키텍처에 집중하고 있으며, 2030년 이후 유리 코어 기판 상용화를 목표로 하고 있다. CoPoS는 2027년 시범 생산을 거쳐 2028년 하반기 양산에 들어갈 예정이다.
유리 코어 기판이 널리 채택되기까지는 상당한 기술적 과제가 남아있다. 핵심 공정인 '유리관통전극(TGV)'은 레이저 에너지 변동으로 인한 비아(via) 크기 불일치, 드릴링 시 발생하는 미세 균열, 10마이크로미터(μm) 이하 비아의 금속화 어려움 등 여러 난관을 극복해야 한다.
소재 관련 문제도 존재한다. 유리는 유기 기판보다 평탄도가 우수하지만, 500x500mm 이상의 대형 패널에서는 나노미터 수준의 평탄도를 유지하기 어렵다. 또한 여러 이종 소재 간의 열팽창계수(CTE) 불일치는 공정 중 뒤틀림을 유발해 수율에 부정적인 영향을 미칠 수 있다.
트렌드포스는 대만 패널 제조업체들이 선점 우위를 점하고 있다고 분석했다. 이들 업체는 이미 전력관리반도체(PMIC), 무선주파수(RF) 장치 등 성숙 공정 분야에서 팬아웃 패널 레벨 패키징(FOPLP) 솔루션을 양산하고 있다.
특히 대만 패널 업계가 수십 년간 쌓아온 대형 유리 취급, 정밀 정렬, 균일 증착 경험은 TGV 및 기타 첨단 기판 가공 기술 개발에 강력한 기반을 제공한다. 이는 반도체 파운드리나 후공정(OSAT) 업체와 차별화되는 지점이다.
대만 현지 소재 및 장비 생태계도 발전을 거듭하고 있다. 소재 분야에서는 공정 온도를 180°C 이하로 낮춰 패키지 뒤틀림 위험을 줄이는 저온 경화 유전체 재료가 도입됐다. 장비 분야에서는 레이저 변형과 화학적 식각을 결합한 2단계 비아 형성 공정이 채택되어 주요 글로벌 종합반도체기업(IDM)의 인증을 통과했다.
트렌드포스는 대만의 대형 유리 가공 전문성과 선도적인 반도체 기업의 패키징 역량이 결합해 독보적인 경쟁 우위를 창출한다고 결론지었다. 이를 통해 대만은 유리 코어 기판의 학습 곡선을 단축하고 패널 산업의 새로운 성장 경로를 구축할 수 있을 것으로 전망했다.